联发科天玑9500曝光：台积电N3P全大核架构，NPU算力约100TOPS

IT之家 4 月 29 日消息，根据 @数码闲聊站 今日爆料，联发科天玑 9500 将采用新一代台积电 3nm 强化工艺 N3P 打造，采用全新全大核架构，包括 1*Travis+3*Alto+4*Gelas。

此外，天玑 9500 将集成全新微架构的 Immortalis-Drage GPU，提升光追性能并降低功耗，支持全量 AI；拥有 16MB 的 L3 缓存、10MB SLC，升级 NPU 9.0，预计可提供 100TOPS 算力，并将支持 10667Mbps 的 LPDDR5x 内存 + 4-Lane UFS4.1 闪存。

根据之前的爆料，联发科最初计划采用台积电 2nm 工艺制造，但考虑到相关工艺价格高昂，且苹果大幅占用产能，因此联发科出于成本和产能考虑，选择 N3P 工艺制造天玑 9500。

虽然 N3P 的能效可能不如台积电新一代 2nm 制程节点，但仍然比天玑 9400 使用的 N3E 有所改进。天玑 9500 据称将包括两个 Arm Cortex-X930 超大核和六个 Arm Cortex-A730 大核，频率将超过 4GHz，并支持可扩展矩阵扩展（SME），IT之家后续将保持关注。

相关文章：

落地“新能源电池之都”宁德，2025世界储能大会于9月16-18日举办07-28

2025年二季度全国规模以上工业产能利用率为74.0%07-17

漫步者首款接入DeepSeek和豆包双大模型智能耳夹耳机上市07-10

肃南：“牧童之家”点亮精神文明建设星星“火种”07-02

车企CEO，都在研究小米YU706-30

比亚迪M9亮相墨西哥，在当地引入首款混动MPV06-28

清岚环保申请含VOCs废气净化工艺专利，提高VOCs废气净化的净化效果06-21

一箭六星：力箭一号遥七运载火箭成功发射05-21